Please use this identifier to cite or link to this item:
https://ptsldigital.ukm.my/jspui/handle/123456789/515025Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | Burhanuddin Yeop Majlis, Prof. Dato' Dr. | - |
| dc.contributor.author | Norani Atan (P66629) | - |
| dc.date.accessioned | 2023-10-16T07:53:49Z | - |
| dc.date.available | 2023-10-16T07:53:49Z | - |
| dc.date.issued | 2019-06-17 | - |
| dc.identifier.other | ukmvital:120929 | - |
| dc.identifier.uri | https://ptsldigital.ukm.myjspui/handle/123456789/515025 | - |
| dc.description | Proses perubahan penskalakecilan peranti bukan sahaja melibatkan pengecilan dimensi saiz peranti tetapi ianya juga melibatkan pengurangan kandungan kuantiti bahan dalaman struktur peranti. Dengan ini ianya turut memberi kesan kepada perubahan dalam medan elektrik di bahagian salir dan punca peranti. Ianya juga mempengaruhi pengagihan caj disebabkan jarak antara kawasan salir dan punca semakin dekat. Kesan ini mengakibatkan ciri-ciri asas transistor seperti nilai voltan ambang (VTH) dan arus bocor (IOFF) transistor turut terjejas. Bagi menangani pemasalahan tersebut dan memastikan peranti boleh beroperasi sebagai satu litar pensuisan yang berkualiti tinggi dengan ini satu kaedah diperkenalkan iaitu pengoptimuman parameter proses melalui kaedah Taguchi. Kaedah ini dapat mengenal pasti kesesuaian kombinasi parameter proses yang memberi nilai yang optimum bagi nilai VTH dan nilai IOFF. Proses pengoptimuman parameter proses melibatkan analisis nisbah Isyarat-Hingar (Signal-to-Noise ratio) dan analisis varians (analysis of variance) menggunakan tatasusunan ortogon L9 dan L27 untuk mengkaji prestasi ciri-ciri peranti NMOS dan PMOS. Parameter proses yang terlibat didalam rekabentuk dan pengoptimuman peranti 18 nm ialah Implantasi Halo, Implantasi Sudut condong Halo, Implantasi Tenaga Halo, Implantasi Pelarasan VTH, Implantasi Tenaga Pelarasan VTH, Implantasi Punca/Salir dan Implantasi Pampasan. Fabrikasi peranti menggunakan simulasi perisian SILVACO melalui modul ATHENA dan ketepatan pencirian elektrikal diperlihat didalam modul ATLAS. Gabungan diantara kaedah Taguchi dan simulasi perisian SILVACO memberikan kombinasi parameter optimum bagi nilai VTH dan nilai IOFF. Bagi kajian ini, penggunaan bahan yang dijadikan sebagai lapisan dielektrik diperbuat daripada hafnium oksida (HfO2) dan bahan get diperbuat daripada logam iaitu titinium silisida (TiSi2) bagi pembentukan peranti 18 nm panjang get. Sasaran optimasi bagi peranti 18 nm HfO2/TiSi2 ialah untuk mencapai nilai voltan ambang (threshold voltage) VTH yang nominal iaitu 0.302 ± 12.7% volt bagi NMOS dan PMOS ialah -0.302 ± 12.7% volt. Sementara itu, sasaran bagi nilai arus bocor (leakage current), IOFF ialah kurang daripada 100 nA/µm bagi NMOS dan PMOS. Nilai-nilai ini adalah merujuk kepada ketetapan nilai piawai oleh International Technology Roadmap for Semiconductors (ITRS). Keputusan daripada analisis L9 mendapati Implantasi Halo dan Implantasi Punca/Salir dengan SNR (Nominal-lebih-Baik, NLB) tertinggi ialah sebanyak 52% dan 57% telah menjadi faktor dominan, (R factor) bagi peranti NMOS dan PMOS. Kedua-dua faktor dominan ini digunakan didalam mengkaji kesan interaksi diantara parameter proses didalam analisis L27. Hasil kesan interaksi mendapati nilai VTH bagi NMOS dan PMOS ialah 0.3055 volt dan -0.3085 volt dengan peratus menghampiri nilai nominal sebanyak 1.16% bagi NMOS dan 2.16% bagi PMOS. Manakala bagi nilai IOFF bagi NMOS dan PMOS ialah 1.097 nA/µm dan 3.375 nA/µm dengan nilai peratusan sebanyak 98.90% dan 97.63%. Kedua-dua nilai VTH dan IOFF berada didalam unjuran yang ditetapkan oleh ITRS 2012. Hasil penyelidikan ini menunjukkan kejayaan rekabentuk dan pengoptimuman yang hanya terdapat pada peranti 18 nm HfO2/TiSi2 dengan faktor dominan tersendiri dengan menggunakan gabungan simulasi (SILVACO) dan kaedah Taguchi.,Ph.D.,STATISTICAL OPTIMIZATION OF PROSES PARAMETER FOR 18 NM CMOS TECHNOLOGY USING TAGUCHI METHOD | - |
| dc.language.iso | may | - |
| dc.publisher | UKM, Bangi | - |
| dc.relation | Institut Kejuruteraan Mikro dan Nanoelektronik (IMEN) / Institute of Microengineering and Nanoelectronics | - |
| dc.rights | UKM | - |
| dc.subject | Electric apparatus and appliances | - |
| dc.subject | Taguchi methods (Quality control) | - |
| dc.subject | Transistors | - |
| dc.subject | Universiti Kebangsaan Malaysia -- Dissertations | - |
| dc.subject | Dissertations, Academic -- Malaysia | - |
| dc.title | Statistik pengoptimuman parameter proses bagi 18 NM CMOS menggunakan kaedah Taguchi | - |
| dc.type | Theses | - |
| dc.format.pages | 215 | - |
| dc.identifier.callno | TK1001.N637 2019 3 tesis | - |
| dc.identifier.barcode | 005403(2021)(PL2) | - |
| Appears in Collections: | Institute of Microengineering and Nanoelectronics / Institut Kejuruteraan Mikro dan Nanoelektronik (IMEN) | |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| ukmvital_120929+SOURCE1+SOURCE1.1.PDF Restricted Access | 2.07 MB | Adobe PDF |  View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.